Chipy Huawei mają zbliżyć Chiny do światowej czołówki półprzewodników mimo technologicznej blokady USA. Firma pokazała w Szanghaju metodę projektowania układów, która ma do 2031 roku dać gęstość tranzystorów na poziomie konkurencji. Chińczycy nie kopiują drogi TSMC, Samsunga czy Intela, ale stawiają na krótszą drogę sygnału, trójwymiarową organizację logiki i szybsza komunikację między procesorami.
Spis treści
Prezentacja odbyła się 25 maja 2026 roku podczas IEEE International Symposium on Circuits and Systems w Szanghaju. Wystąpiła He Tingbo, szefowa komitetu naukowego Huawei i jedna z osób odpowiedzialnych za półprzewodnikowe zaplecze firmy. Jej wystąpienie nosiło tytuł „New Semiconductor Path in Practice”.
Huawei przedstawił Tau Scaling Law oraz architekturę LogicFolding. Firma pokazała sposób projektowania chipów, w którym liczy się nie tylko wielkość tranzystora, ale czas pracy całego układu. Ten czas obejmuje pojedynczy element, obwód, procesor i duży klaster AI.
Huawei szuka przewagi poza litografią
Przez dekady rozwój chipów polegał głównie na zmniejszaniu tranzystorów, czyli podstawowych elementów procesora. Im były mniejsze, tym więcej mieściło się ich na tej samej powierzchni. Układ mógł wykonywać więcej operacji, zużywać mniej energii i tanieć w przeliczeniu na jeden tranzystor. Tę zasadę nazwano prawem Moore’a, od Gordona Moore’a, współzałożyciela Intela.
Ten mechanizm nadal działa, ale coraz trudniej go utrzymać. Najbardziej zaawansowane procesy wymagają maszyn EUV, materiałów, oprogramowania i doświadczenia produkcyjnego. Chiny nie mają do nich pełnego dostępu, bo sankcje USA na Chiny uderzyły w samo centrum tej ścieżki rozwoju.
Wobec technologicznej blokady Huawei szuka przewagi tam, gdzie ma większą swobodę działania. Są to architektura układów, pakowanie, integracja 3D, komunikacja między procesorami oraz wspólne projektowanie sprzętu z oprogramowaniem.
LogicFolding układa chip w trzech wymiarach
LogicFolding to architektura, w której część logiki układu trafia w trzeci wymiar. Huawei układa wybrane elementy jeden nad drugim i łączy je pionowo, aby skrócić drogę sygnału.
Długa ścieżka zwiększa opór, pojemność pasożytniczą, opóźnienie i zużycie energii. Przy gęstych chipach problemem są już nie tylko tranzystory, lecz także połączenia między blokami logiki. Nowa architektura ma ograniczyć te straty.
Chińskie portale technologiczne porównują tę technologię do budynku wielopiętrowego. Elementy, które w płaskim układzie byłyby daleko od siebie, mogą znaleźć się bliżej dzięki połączeniom pionowym. Sygnał nie biegnie długą trasą po powierzchni, lecz przechodzi krócej przez strukturę układu.
Technicznie oznacza to gęste połączenia pionowe, hybrydowe łączenie warstw i skrócenie ścieżek krytycznych. Ścieżka krytyczna to najwolniejszy odcinek pracy układu. Gdy staje się krótsza, procesor może pracować szybciej bez zmiany samego procesu produkcyjnego.
Według chińskich źródeł pierwsze układy Kirin z LogicFolding mają pojawić się jesienią 2026 roku. Przy tym samym węźle produkcyjnym gęstość tranzystorów miałaby wzrosnąć ze 155 do 238 milionów tranzystorów na milimetr kwadratowy. To około 55 procent więcej bez przejścia na nowszą litografię.
Od tranzystora do klastra AI
Tau Scaling Law opiera się na greckiej literze τ, oznaczającej czas. Huawei opisuje postęp nie tylko przez liczbę nanometrów, lecz przez czas potrzebny układowi na wykonanie zadania. Na dole jest czas przełączenia tranzystora. Wyżej czas przejścia sygnału przez obwód, pobrania danych z pamięci, wykonania instrukcji i pracy wielu procesorów razem.
Firma dzieli ten model na cztery poziomy. Pierwszy obejmuje tranzystory i połączenia między nimi. Drugi obejmuje obwód, gdzie pojawia się LogicFolding. Trzeci obejmuje cały chip, projektowany razem z architekturą i oprogramowaniem. Czwarty wychodzi poza pojedynczy procesor i dotyczy dużych systemów obliczeniowych.
Ten ostatni poziom prowadzi wprost do sztucznej inteligencji. Duży model potrzebuje wielu procesorów, pamięci, serwerów i szybkich połączeń. Gdy układy czekają na dane, część mocy obliczeniowej przepada.
UnifiedBus, SuperPoD i optyka przy chipie
Na poziomie dużych systemów pojawia się UnifiedBus, protokół komunikacji dla klastrów obliczeniowych. Ma on zapewniać wspólne adresowanie pamięci i szybszą wymianę danych w systemach typu SuperPoD. Wiele układów ma pracować bardziej jak jeden organizm obliczeniowy niż zbiór osobnych procesorów spiętych siecią.
W centrach danych komunikacja przechodzi dziś przez kolejne warstwy sieci, magistral i protokołów. Dane są przesyłane, odbierane i kierowane dalej. Przy wielkich modelach AI takie opóźnienia obniżają realną wydajność całej platformy.
W chińskich opracowaniach pojawia się także Hi-ONE, czyli optyczne wejście i wyjście umieszczone bliżej chipu. Klasyczne połączenia elektryczne przy rosnącej skali centrów danych tracą energię i generują ciepło. Przeniesienie części komunikacji na światło ma zmniejszyć straty i zwiększyć przepustowość między akceleratorami AI.
Kirin ma być pierwszym testem
Pierwszym sprawdzianem mają być układy Kirin zapowiadane na jesień 2026 roku. Huawei podaje, że to one jako pierwsze wykorzystają LogicFolding. Dla firmy to moment technologiczny i symboliczny zarazem. Układy Kirin wróciły do centrum uwagi razem ze smartfonami Huawei po latach amerykańskich sankcji.
Później technologia ma wejść do układów Ascend i systemów AI. Tam liczy się nie tylko moc pojedynczego procesora, ale pamięć, połączenia optyczne, serwery i synchronizacja pracy całej platformy.
Huawei podał, że w ciągu ostatnich sześciu lat zaprojektował i wprowadził do masowej produkcji 381 układów opartych na założeniach Tau Scaling Law. Nie wygląda to na teorię z konferencji, lecz na nazwę pracy prowadzonej w firmie od kilku lat.
1,4 nm jako cel Huawei
Zapowiedź na 2031 rok przyciągnęła największą uwagę. Huawei twierdzi, że wysokowydajne chipy projektowane według nowej zasady mogą wtedy osiągnąć gęstość tranzystorów odpowiadającą procesowi 14 angstremów, czyli 1,4 nm. Firma mówi o poziomie równoważnym, a nie o klasycznym przejściu na litografię 1,4 nm.
Jeśli ta ścieżka zadziała, blokada technologiczna USA nadal będzie problemem, ale jej skuteczność osłabnie. Brak dostępu do EUV pozostanie ograniczeniem. Równolegle powstanie droga poprawy parametrów chipów Huawei w obszarach, nad którymi firma i jej partnerzy mają większą kontrolę.
Chińskie półprzewodniki mimo blokady USA
Prezentacja z Szanghaju wpisuje się w obecny etap chińskiej polityki technologicznej. Chiny coraz mniej liczą na powrót dawnych warunków globalizacji, w których zaawansowane maszyny, komponenty i narzędzia projektowe można było kupować na rynku światowym bez ostrej kontroli politycznej.
Więcej energii idzie w krajowy łańcuch dostaw, własne projektowanie układów, pakowanie, integrację 3D, pamięci, komunikację optyczną, systemy obliczeniowe i narzędzia EDA. Podobny kierunek widać w sztucznej inteligencji. DeepSeek zwrócił uwagę świata nie skalą wydatków, lecz efektywnością modeli i kosztami. Huawei próbuje wykonać podobny ruch po stronie sprzętu.
Inicjatywa AI+ i 15. plan pięcioletni tworzą dla takich projektów państwowe zaplecze. W chińskich dokumentach pojawiają się chipy AI, moc obliczeniowa, dane, open source, wysokowydajne procesory, integracja 3D i technologie łączenia obliczeń z pamięcią.
Najbliższy test nadejdzie jesienią wraz z układami Kirin z LogicFolding. Później rozwiązanie ma wejść do platform Ascend i dużych systemów AI. Wtedy rynek sprawdzi, ile z tej koncepcji stanie się szerszym standardem, a ile pozostanie przewagą wypracowaną wewnątrz ekosystemu Huawei.
